PLL在電子及精密控制方面開創了新紀元,原本需要及多元件及佔極大空間的PLL線路,在IC製造技術發達的今天,整個PLL的主要部份就封在那小小的IC裡頭ⓐ。一般說來,PLL原來就是一種回饋系統,因此有極高的穩定度,在控制方面操作上更是方便。筆者以Howard M. Berlin君所著的Design of phased-Locked loop circuite一書為藍本ⓑ,加上散見於各雜誌上,例如Electronic Design、QST、Electronics、Popular Electronics(現在名為Computers and Electronics)、Digital Design及IEEE出版期刊等有關PLL的論述加以整理而得;至於其應用方面,則精選出有代表性的加以闡述,以期能更進一步了解PLL,因此這些系列單元可以當作①PLL的入門自修教材,②再教育(在職進修),③有興趣研究PLL應用者之指引。今日非常普遍的電腦(家用或個人用)為了免於流入只玩games,所以有比較麻煩的線路中元件值計算,在這些單元中,都加入了一些程式(三),一般都非常簡短,這樣做的目的是在學習的,的枯燥路上加點活潑。
PLL簡史
在1930年代早期,現在看來非常原始的超再生接收機,當時仍然在世稱王,但是由於電台數目日漸增多,因而超再生收音機調選電台時便發生了困難。在1932年,經過一組英國科學人員的實驗努力,所謂超外差收音機於焉誕生。在早期,這種收音機也只不過包含一個本地振盪、一個混頻器及音頻放大器。參看圖1-1,當天線來的訊號與同相位及同頻率的本地振盪訊號混頻後,就產生了調制在無線電波上的聲頻訊號(四),這種收音機,在初期使用效果上的確令人振奮,但經過一小段時間後,由於本地振盪頻率會有漂移的現象,因而收聽效果就會大打折扣,甚至變得令人難以接受。
為了克服這種本地振盪的頻率漂移現象,就拿本地振盪輸出與輸入的頻率用相位比較器來做相位比較,已產生修正電壓回饋到本地振盪強迫其與來自天線的輸入頻率同步,參看圖1-2。如此頻率漂移的現象便很顯著的下降,收音效果就因穩定而大大地提高,這種技術原理,其實也早就用在電子伺服系統上了,但是經由收音機在這方面的應用之後才開始播下了今日PLL技術的種子。
直至1940年代,PLL技術已廣用於電視的垂直及水平同步掃描的應用了,只是其名稱不叫PLL而是稱做"synchro-lock"或"Synchro-Guide",至此,電子上的PLL原理慢慢地延伸到其他的應用範圍,例如人造衛星的無線電遙測資料傳送,PLL接收機用來接收多雜訊環境中的微弱訊號,又像是FM接收機中的立體解調工作、FSK的解碼(五)、同步馬達控制(六)、電子或電話機的按鈕音調解碼、合成式發射接收機、音響工程及醫學工程上的應用等,均可發現PLL技術的存在。
何謂PLL?
「學習是枯燥的,有時更是痛苦,但是學習能使人聰明,人一聰明,就毀少錯,錯誤一少,日子就會更好過」,這是「秋月茶居」開頭語中的一段話。同樣的,下面敘述中難免會碰到枯燥乏味的地方,但我們將儘量以極輕鬆及活潑的文字來敘述,以避免枯燥,甚至痛苦。
首先我們來看一個線路(七),這個線路很簡單,只含一只多用途IC555,兩個NOR gate及一些電阻電容,其實這就是一個完整的PLL,參看圖二,其主要部份是:「兩個NOR gate」、4.7KΩ電阻及10uF電容、IC555;其功能分別是相位比較器(phase detector)、環間變壓器(loop filter)及壓控振盪器(voltage-controlled oscillator簡稱VCO),這也就是構成PLL的三大主要部分。
這個線路的功能是在參考輸入處利用市電的60Hz(其他方便的訊號也可以)來產生參考頻率(60Hz)的倍數(N)頻率訊號,例如120、180、240、...3300Hz等,這對於提供音樂合成訊號而言非常方便。為了增加點活潑,所附一份用BASIC語言所寫成的程式(八),是用來求這個線路的RA及RB值,如果方便,不妨執行這個程式,上上機,看是否你能求出相關值;之後,如果能更進一步用麵包板插插看以應驗這個線路那就更好了。執行這個程式,只要RUN之後分別輸入N(參考頻率倍數應該是介於1~55)、C(電容值,應該自選適當值,但得介於0.1-0.001uF)及D(所需要輸出訊號的高低比值(duty cycle)之後,其應該選用的RA及RB值(和Q值及輸出頻率)便可以求出,如果你不方便使用電腦,那也無所謂,其RA及RB值是利用下列公式求出的:
相位比較器
上述這個線路中油兩個NOR gate交叉組成的相位比較器稱做Edge-Triggered phase detector,它是相位比較器的一種;其工作原理參看圖3-1,它是由R-S flip-flop所組成的,S端輸入當作參考頻率輸入,R輸入則來自VOC的輸出,而Q則是此相位比較器的輸出。參看圖3-2,R及S訊號的相位差(⊿⌽)與Q的輸出電壓(V)關係圖如圖3-3所示。
這是一種很簡單的相位比較器,另外一種也是很簡單的相位比較器,適用XOR閘組成的,參看圖4-1,A、B分別是參考輸入及來自VOC的輸入,Q則是輸出,其時序相位情形如圖4-2所示,而其相位差(⊿⌽)與Q輸出電壓(V)的關係圖則如圖4-3所示。
XOR閘除了使用現成的IC之gate外,也可以使用諾頓(電流工作)型運算放大器LM3900組成,如圖4-1所示。在相位比較器的功能中,有個公式來表示其輸出電壓和輸入相位差之間的關係,Vo=K⌽.⊿⌽,其中Vo是相位比較器的平均輸出電壓(稱做誤差電壓),⊿⌽是輸入的兩訊號相位差,單位是徑,而K⌽稱做相位比較轉換增益,單位是伏特/徑。上述兩種相位比較器都有極大的缺點,因此,除非加以適當修正,一般不能單獨使用,以下是這兩種相位比較器的比較:
基於上述的種種關係,實用上通常選用現成的專為相位比較用的IC,例如Motorola廠編號為MC4044是一種典型的相位比較器IC,它結合了上述XOR及Edge-triggered型相位比較器的優點,以去除對輸入訊號之諧波排斥不良的問題及輸入訊號的duty cycle(高低比例)問題,除此之外,其輸出線性範圍更廣達4π(±2π),可見其有很大的動態範圍,在此範圍的輸出電壓從+2.25V(參看圖五),因此,其轉換增益是0.12V/徑。
雖然此地不易找到MC4044這只IC,但可以拿CD4046 PLL IC內的相位比較器部分來使用;它含有兩個並聯的不同相位比較器,第14腳及第3腳是比較訊號輸入,第2腳是第一個相位比較器的輸出(它又稱低雜訊比較器,因為是XOR型的,所以輸入訊號必須是50%duty cycle),第13腳則是第二個相位比較器的輸出(又稱寬範圍比較器)它是Edge-triggered型的,如果兩比較訊號中,參考頻率小於VCO頻率則輸出是零(Vss或Ground),反之則輸出是(+VDD)。如果兩訊號頻率相同的話,則輸出電壓的脈冲寬度兩相位差成正比。如果參考訊號相位提前VCO訊號相位時,輸出電壓脈冲是正向,反之則是負向,參看圖6。由於上述的齊全功能,所以在應用上,如果需要相位比較器(十),可以拿CD4046內的相位比較器來使用,既方便、經濟又省事。
另外有時為了監視PLL系統是否鎖住而同步了,便需要指示,那也可以利用相位比較器的輸出加上相關線路即可了,以CD4046為例,利用第一個相位比較器的輸出(第2腳),及第二個相位比較器的Phase pulse輸出(第一腳),加上如圖7中所示的線路,即可以做成鎖住偵測的作用。參看圖7,當第1、2腳輸出是零時,NOR gate輸出是"1",經由保護作用的二極體1N914及低通濾波組合的100KΩ電阻及0.01uF電容,之後,把NOR gate用作NOT gate組合還兼具有緩衝作用,此時最後輸出是零,也就是失鎖狀態,但設計上locked可以是logic 1或logic 0,例如圖7中,只要把輸出減少一級NOR gate時,就是logic 0=locked了。
利用相位比較的PLL應用
利用相位比較器可以用來測量電容值,以下的線路(參看圖8)(二),可以測量的電容值範圍在10pF~1uF之間,準確度在1%以內。主要臉是利用相位比較器,再配合PLL而成。圖8中,CD4046中的相位比較器圖在參考輸入之前先經由帶測電容Cx,4個Rr及TL061所組成的主動低通濾波器(三),另外VCO的輸出,經由CD4049B緩衝、7493除頻、74S113 J-K flip-flop相移之後,如果VCO被迫輸出是fo時,其訊號相位永遠落後參考輸入45〫, 因此不同的Cx值,為了保持相位比較器有45〫 之相位差便可以得到相對的不同fo值,fo的頻率大小可以由Output處測得,測量電容值得有效範圍實際上是因為受fo(捕捉)範圍的限制。因此如果要增加測量電容值的範圍,可以對C1及R1加以調整,至於電容值是由Cx=1/(2πfoRr)計算而得,為了方便,可以自行畫出Cx-fo對應圖,或對計數線路加以修正,便可以直接讀出電容值了。下次我們繼續談環間濾波器及壓控振盪器。
註解:
(一)典型的像是CD4046 PLL IC及FM立體解碼IC,560B等。
(二)此書儒林書局有翻印版。
(三)為了達到普遍化的目的,均已BASIC語言為主,因為它不但在計算上方便,而且各家語言符號大致相同。速度快且有原始一致性的組合語言,因為寫起計算程式來很龐大而費時,因而不適用。
(四)混頻的作用,就是分別產生兩訊號之「和」及「差」的頻率,其和仍屬高頻,而其差就是聲頻訊號,因此只要混頻之後加上一個簡單的低通濾波器,便可以去除高頻部分而得到聲頻訊號。
(五)FSK是frequency-shift keying的縮寫,通常用在利用類比訊號來傳送數位訊息的場合中,例如利用2125Hz及2975Hz的正弦波分別代表「1」及「0」態,如此在2125及2975Hz的一連串變化訊號中,便可以代表一串的數位訊號,所謂FSK解碼,也就是把這種類比的頻率訊號轉換成相對的數位訊息。
(六)例子可以參看音技87其第89頁「利用PLL來控制同步馬達」一文及第89期第95頁的「可程式型數字訊號產生器」一文,這些都是使用PLL技術為主的製作。
(七)原線路刊載在Electronic Design January 22,1981 P. 138,原設計者是Ray Chandus君。
(八)所使用的是TI BISIC,也就是T199/4A家用電腦,但也能適用於任何可執行BASIC語言的電腦,參看 list 1。
(九)參看圖2中的相位比較器部分,在其輸入端分別加上高頻濾波器,33K電阻及0.01uF電容,一來可以改善對諧波成分的排斥問題,二來可以使得有固定的相位差存在,而使這個相位比較器能夠正常運作。
(十)是指數位用的相位比較器,在高頻場合中,雖然CD4046內之VCO派不上用場,但可以單獨使用其內的相位比較器。
(十一)原載Electronics May 24, 1978 P. 168原設計者是Ronald E. Pyle君。
(十二)實際上,應該看成是被動濾波器Cx及Rr加上緩衝器的組合。
轉載音響技術第94期NOV. 1983 PLL認識之/PLL相鎖環路初步認識/林茂榮
留言列表
