看了幾期有關RIAA等化器之文章後,筆者不禁砰然心動,擬將心得節錄出來,請先進們不吝指教。

一、基本要求

1.等化器transfer function具有兩個pole:3180uS(50Hz)及75uS(2.12KHz),和一個Zero:318uS(500Hz)。

2.1KHz頻率之voltage gain在34~40dB之間(50倍~100倍)。

  由以上兩點知道RIAA等化器之transfer function應該類似:

二、等化曲線之獲得

   一般RIAA等化曲線之獲得可以利用RC衰減或是負回授之方式,兩者互有優劣,試分述如下:

1.RC衰減型

  一般RC衰減型之方塊圖如圖一所示,為消除RC減網路之Loading effect, A1放大器之輸出級最好採用共集極者。為減少RC衰減網路之誤差,A2放大器最好採用高輸入阻抗之線路。


  至於RC衰減網路,這幾期以來看到的有:

結論:此種RC衰減網路無寄生之pole與Zero,可減低等化誤差。

結論:此種衰減網路亦無寄生之pole與Zero。


參考SF-201之線路:

  如圖六,一般放大器之open loop gain甚大可將之視為理想之op-Amp。其中I+I-0所以V+V-Vin(並非相等,而是相差一點點,Av→∞)可得

設C3甚大對AC相當於短路則(見式)


  事實上,上述三個假設在實際線路上並不會完全成立,在設計時不能完全採用最後之結果。例如C3之介入必然產生-pole與-Zero(兩者很接近),R3之介入產生一寄生Zero(當R3R1R2時fzero在數百KHz以上),而放大器之Av→∞不成立時,Avf=A/1+βA 而非Avf1/β會使兩個pole發生偏移,這些因素,在後面之線路我們將會在詳細討論。

圖七所示之線路,設C3對AC相當於短路則(見式)

圖八乃是力億公司出品RIAA等化器之一種,54期page 141之線路與此相類似。設C1對AC相當於短路則:(見式)



總結論:純粹就transfer function而言,RC衰減型優於負回授型,因為後者無可避免的會產生一寄生之Zero。

三、等化器之優劣

  簡單判斷等化器之優劣的方法,可考慮以下幾點:等化曲線之誤差:一般誤差在±0.5dB為佳,失真,S/N比;試純粹就線路來分析:

1.等化曲線之誤差

  一個理想之線路,最好避免因為主動元件偏移,致使整個特性改變,因此圖二,圖三之R1和圖四之R3最好比前一級之輸出阻抗大愈多愈好;為消除RC衰減網路或是RC負回授網路對前一級之Loading effect前一級最好採取C. C之型式。一般而言負回授型回授網路之Close Loop gain應該為Avf=A/1+βA=1/β;這些都是防止寄生pole或Zero產生,或是防止pole、Zero偏移之方法。

2.失真之問題

  音通靜態失真測試有五種,就是THD(total hamonic distortion) IMD(inter modulation  distortion) PSD(phase shift distortion) TRD(transient response distortion) FRD(frequency response distortion),由於RIAA等化器對頻率有選擇性,在此我們僅考慮前兩項。

總諧波失真

  如圖九所示,無負回授情況之下C. E(共射極)經傅立葉級數展開後倒出二次與三次諧波失真之圖;理論上可以證明當輸入振幅小於2.6mV時(X<0.1)二次諧波失真小於2.5%。

  圖十所示乃是理想之差動放大器之諧波失真對輸入訊號之圖,我們可以發覺二次諧波失真不見了。三次諧波失真可用下式表示:THDHD3=X²/48(1-X²/16)

  當輸入小於2.6mV時(X<0.1) THD<0.02%比單純無負回授C. E之2.5%好多了。

結論:採用差動放大,或輸出採用Class A push-pull者總諧波失真必然低。

互調失真

  此種失真乃是訊號經過非線性(nonlinear)元件後,產生類似調幅現象之失真。解決之方法不外乎挑選線性(linearity)較佳之晶體;或是採用負回授使失真降低至1/1+βA倍(增加線性度)。

3.S/N比之問題

  一般phono之輸入訊號僅有2mV~5mV,因此S/N比問題會變的異常之嚴重,提高S/N比之方法:

  選擇晶體適當之Q point:如圖十一所示晶體內部之S/N比決定於訊源內阻Rs及Ic;電磁頭之Rs決定後我們就可以根據晶體之編號選擇適當之Ic使S/N比最高。

  選擇PNP晶體為第一級,因為PNP晶體一般之S/N比較NPN為高。

  選擇FET為第一級;因為普通FET之S/N比較晶體為高,另外FET具有高輸入阻抗之優良特性。

  使用低雜音元件

  電源適當穩壓

  另外我們在此討論一下差動放大器之S/N比問題,如圖十二所示:noise起源於n1,in1,n2,in2。而n(total)=√n1²+n2²假使兩晶體完全一致則 n=√2 n1 比single-ended amplifier多了3個dB。

四、實例分析

1.試舉一簡單之線路分析如後:(如圖十三)

直流分析

設所有晶體均:

交流分析

  一般放大器(audio Amp.)大都屬於Voltage-series(feedback如圖十四)之型式,在計算open Loop gain時其等效電路如圖十五所示(Vo=0,If=0獲得)設Q1 Q2所構成之差動放大器voltage gain=Av1,Q5 voltage gain=Av2則(見式)

結論:

此線路輸入採用雙差動,輸出採用push-pull形式,二次諧波失真非常低;然事實上是否需要雙差動值得商榷,因為其S/N比理論上比差動放大大了√2倍,而二次諧波失真在於晶體是否配對好,而非在於雙差動;類似SF-201之線路僅要晶體配對良好,二次諧波失真非常有限。

輸出採用C. E形式使得回授網路之負荷效應無法忽略,ie Av(open Loop gain)對頻率具有選擇性,所以等化曲線產生誤差,且這種誤差很難矯正,原因是因為晶體個別之hfe與hie無法一致,而Av之值與兩者有絕對之關係。解決方法不外乎輸出改用C. C形式或是加大R1 R2之值(使R1 R2最後一級之RL)使負荷效應減至最低。另外加大R3值,會減輕負荷效應。然fzero會由數百KHz減至數十KHz;不可採用。

Avf=A/1+βA,若βA》1不成立則fpole1與fpole2會產生偏移,而此偏移亦難矯正(∵Av之值與個別元件有關)若要使此偏移誤差在1%以內,βA一般要大於80。(3180μS→3144μS)(75μS→74.93μS);否則設計時時間常數最好取的比3180μS略大。

2.另舉一例簡單分析如後:

  如圖十六;今延用前面演算之結果(見式)6個變數,3條方程;理論上有無限多組解,然考慮標準規格與電阻電容不得為負數之後,求此解相當困難(除非使用computer計算);筆者參考49期之值求得一組解如下:

  所以op-Amp.1與op-Amp.之Av34左右(op-Amp.1 gain不可以太高以免高頻過載;亦不可太低導致S/N比劣化)。

結論:此種RC衰減網路1KHz之振幅衰減了25dB,不太理想。

3.討論了老半天,自己若不簡單設計一個線路未免說不過去。試將設計過程簡述如下:

開環路增益之決定:

  如上述之結論Avf=A/1+βA,若βA》1時,Avf1/β,閉環路增益與開環路增益無關;然而此時βA100,A100/β100.000=10這在普通之線路是不可能存在的(若可能亦容易引起振盪)。因此一般之線路閉環路增益Avf=A/1+βA(≠1β/)與開環路增益有密切關係,在設計回授網路時pole之時間常數要適當的矯正。至於一般RIAA等化器之開環路增益,一般在10.000~30.000之間。

線路架構之決定:

  筆者個人相當欣賞pro-213之線路,採用串接式之雙差動,其輸出雖非全對稱式,然輸出晶體一用C. C一用C. E可看出原設計者Marshall Leach之巧思。

  筆者之線路圖如圖十七所示,Q1 Q2差動採用PNP晶體以提高S/N比和降低harmonic distortion,Q3 Q4仍用差動放大,Q5採用C. E型式,三級電壓放大使開環路增益達到20.000。Q6採用C. C型式以減少回授網路之Loading effect。

各元件值之設定

  R6與C4同為唱頭之負載,一般R6用47K,C4用220pf,然使用不甚高級之隔離線時C4可酌量減少。R5之介入可避免唱頭之電感與C4產生諧振,R5 C4組成之高頻濾波網路亦可衰減引線所拾取之高頻訊號,R5在此等於100。

  參考圖十一2N5087之noise-collector current(與Rs)之圖,Ic1取87uA左右,Rs3K~4K,所以R7 R8擬用3.3K之電阻,而R9擬用100K。若考慮共振拒斥比(CMRR)之問題R9可用恆流源取代。

  到此若繼續從圖之左面網右面推,可能使終端電壓無法為零。

  若中端電壓為零,Ic64mA則R17可用4.7K而此時Ic6=3.82mA考慮輸出最大電壓為500mV時,最大輸出電流等於500mA/4.7K=106uA,這與Q6之靜態電流3.82mA比較,Ic5是相當合理的。

  Ic5擬等於500u,因此R16=18.6/500u39K(而此時Ic5=477u),Ic3Ic4145u則R13=R14=15K,R12=6.8K而VR1=2K;此步驟見似容易,然設計時必須一再的試(try and error)方能得出合理值。

直流分析:

  各值大略決定後,再精算一次,同時配合交流分析,將所有直調整至合理為止。

  在合理之情況下(±Vcc=±18V)Ic3=Ic4應可以調整至145uA而使終端電壓為零。另外R12似乎可用恆流源取代以提高CMRR,然考慮上一級亦為差動放大,在這方面應該不會構成問題。

交流分析:

  一般hie可用hie=hfe Vr/│Ic│來表示,今考慮2N5210 2N5087之hfe200(筆者手上有一批hfe在150~250之間)。

  注意上式中Av4-│Ic5│15K/2VT,Av63.9K/3.3K;Av61幾乎與hfe無關,而Av1由於正比於(33Khie3)而與hfe有關;然而hfe由200增大至250時Av僅改變11%不到,hfe由200變小至150時Av減少13%不到,因此由於線路安排合理可使open Loop gain Av26000(±15%),這使得pole之矯正變成可能。

回授網路之分析:

  由於這一部分牽涉之問題較多,筆者僅將結果列出:

  其中,表示延用2-簡單公式計算之結果;然而我們若引用較複雜之公式(如2-所導)(見式)

  其中R'=R3+R4

若將R3=180,R4=150代入可得

  上述之結果在最差之情況下(±Vcc偏移太多不算)應該仍可保持0.5%以內之誤差才對。

其他補償網路:

  如之結論,tranfer function引進了約100KHz之寄生Zero可能導致區縣之偏移(甚或振盪)因此我們可額外引進一約100KHz之pole以便消去此Zero之作用。

結論:

  此放大器之優點:

a.雙差動諧波失真低。

b.第一級(Q1 Q2)與第二級(Q3 Q4)選擇適當之Ic與Rs使S/N比最高。

c.開環路增益與hfe之關係不大(hfe200±50,Av=2600±15%)使pole之矯正變成可能。

d.Av158 Av4-41,Av5-11電壓增益分佈合理。

e.零件選擇適當pole與Zero之誤差在±0.5%以內。

  此放大器之缺點:

a.Rif對頻率略有選擇性。

b.Ref對頻率略有選擇性,下一級之Ri最好甚大於本級之Rof

c.Q5用C. E之形式可能增加harmonic distortion。

d.其他。

  後記:我們常常可以看到一些線路,其等化曲線誤差甚大(pole與Zero可能偏移40%之多),然而一般人卻覺得聲音相當悅耳。甚或有某些廠牌靠著曲線之偏移,以便造成他們的特色。事實上,等化曲線之偏移並沒有想像中之嚴重,筆者在此僅是提供分析線路之一種方法罷了,畢竟±0dB與±0.1dB在聽覺上是沒有多大之不同的;然倘若吾輩中人能設計出誤差0.001dB之線路,不論實用性如何,不也是一件很有趣之事嗎?筆者才疏,文中若有錯誤請先進們不吝指教,不勝感激之至!

轉載音響技術第62期FEB. 1981 漫談RIAA等化網路之設計/楊丕全

    全站熱搜

    蘇桑 發表在 痞客邦 留言(0) 人氣()